三星电子近日成功开发出全球首款900层级别的V-NAND原型技术,在迈向“1000层NAND”时代的道路上迈出了关键一步。在当前激烈的闪存堆叠层数竞赛中,三星此举被业界评价为一举确立了显著的技术领先优势。
突破物理极限:900层V-NAND原型问世
据韩媒报道,三星电子近期成功利用“单元多重键合(CMB)”技术,将两张450层的单元晶圆(Cell Wafer)完美接合,实现了900层级别的V-NAND集成系统。
作为人工智能(AI)服务器、智能手机以及数据中心固态硬盘(SSD)的核心部件,NAND闪存就像盖高楼一样,堆叠的层数越高,就能在有限的芯片面积内容纳更多数据,同时极大提升电力效率。因此,高层数NAND技术被视为夺取AI服务器及端侧AI市场主导权的关键。
目前,在已量产的市场中,SK海力士凭借321层4D NAND保持着层数领先的记录。而三星电子在紧锣密鼓筹备今年第10代V-NAND(V10,400层以上)量产的同时,在研发端直接跨越至900层高地,从而在下一代NAND市场的竞争中占据了极为有利的位置。
三星电子在公布这项研究成果时强调:“我们已经验证了正常的单元操作特性。”这标志着该技术不仅仅停留在理论堆叠层面,而是已经达到了实际可运行的成熟技术水平。
攻克技术难关:多重键合与工艺革新
自2013年全球首次实现3D V-NAND商业化以来,三星电子一直在不断革新制造工艺以突破堆叠的物理极限。过去,业界普遍采用“单次堆叠(Single Stack)”方式,即一次性打孔并逐层堆叠。但随着层数不断增高,晶圆极易出现弯曲(Warpage)或层间对准偏移等物理瓶颈。
在此次900层技术的研发过程中,三星电子成功攻克了两大核心难题:
解决晶圆弯曲:通过引入高度改良的上部卡盘(Upper Chuck)设计,有效解决了长期阻碍高层数堆叠的晶圆弯曲现象。
修正对准误差:利用自主研发的“新型套刻修正(Overlay Correction)”技术,完美克服了接合过程中产生的微小对准偏差。
此外,得益于新引入的位线(BL)和字线(WL)结构设计,三星在实现超高层数堆叠的同时,还成功降低了芯片的功耗与整体尺寸。
行业意义:重塑堆叠范式,筑高技术壁垒
业界相关人士对此评价道:“900层NAND技术绝不仅仅是300层的简单三倍叠加,而是彻底改变了堆叠工艺的底层范式。”
这一突破性进展不仅向全球客户传递了三星依然是存储技术领导者的强烈信号,也为公司在未来的市场竞争中筑起了极高的技术护城河,进一步巩固了其在全球半导体领域的核心竞争力。

