AMD：设想在CPU处理器内部，直接堆叠多层DRAM内存

在近日举办的ISSCC2023上，AMD提出多种整合封装设想，即在CPU处理器内部，直接堆叠多层DRAM内存。

AMD表示，这种设计可以让计算核心以更短的距离、更高的带宽、更低的延迟访问内存，而且能大大降低功耗，2.5D封装可以做到独立内存功耗的30％左右，3D混合键合封装更是仅有传统的1/6。

如果堆叠内存容量足够大，主板上的DIMM插槽甚至都可以省去。AMD还考虑在Instinct系列加速卡已经整合封装HBM高带宽内存的基础上，在后者之上继续堆叠一层DRAM内存。AMD还设想在2D/2.5D/3D整合封装芯片的内部，除了CPU+GPU混合计算核心，还集成更多模块，包括内存、统一封装光网络通道物理层、特定域加速器等等，并引入高速标准化的芯片间接口通道(UCIe)。