采用先进工艺并改进存储单元的布局

　在2007年9月召开的ISTF(工业战略技术论坛)2007上，尔必达公司的执行董事兼CTO 安达隆郎宣称：“2011年左右，公司将开始量产采用40nm工艺的DRAM，其存储单元面积将削减到4F2(F是最小特征尺寸)。”

　　目前，主流的DRAM存储单元的面积为8F2，2007～2008年，业界开始正式启用6F2的存储单元技术。在计划中明确表示要采用4F2存储单元技术的目前还只有尔必达公司。2006年版的国际半导体技术路线图(ITRS)中，制定了全球半导体厂商到2020年的技术路线图，但其中并未提到4F2 DRAM存储单元技术。

　　某韩国DRAM龙头企业的工程师认为，安达隆郎的上述演讲是为了表明该公司的决心：虽然目前难以实现，但公司仍然坚持引入4F2 存储单元技术，以使DRAM每年的成本削减速度能达到30%。如果根据ITRS 来计算存储单元面积的走势，相对于2005年～2008年间每年30% 的削减速度，2009 年以后，削减速度将放缓，每年大约可削减20% 左右。

　　按照尔必达公司的计划，如果真的能在2011年量产40nm 工艺的4F2 存储单元，存储单元面积每年30% 的递减率就至少可以维持到2011年。如果采用4F2 存储单元，那么，相同工艺下存储单元的面积就只有6F2 产品的2/3。那么，DRAM成本每年30%的递减率也可维持到2011年。

采用先进工艺与改进存储单元布局双管齐下

　　以往，DRAM实现低成本主要是依靠采用更先进的工艺。只要使用更先进的制造工艺，基本就能实现每年30%的成本递减率。但是，自从2004年最小特征尺寸低于100nm之后，光靠工艺技术的发展已不能再维持上述的递减率。因此，DRAM厂商开始着手改进存储单元的布局，以缩小存储单元的面积。

　　2007年～2008年间，许多厂商正式在产品中使用面积为6F2 的存储单元。与8F2 的存储单元相比，DRAM的芯片面积可削减20%以上。而且，使用6F2存储单元后，产品在性能、耗电量、可靠性等方面都与以往的产品基本相同。已有多家生产厂商开始量产6F2存储单元的DRAM。先行一步进入实际应用的是美光科技公司。该公司从2002 年开始将其应用到量产产品中，从2006 年秋开始使用6F2 存储单元量产78nm 的DRAM。继美光公司之后，三星电子从2007 年上半年开始使用6F2 存储单元量产68nm的 DRAM。在2007年末～2008年第2季度，尔必达公司也开始采用6F2 存储单元量产65nm的DRAM，主要应用于1Gb产品中。

消除噪声

　　为了实现6F2的存储单元面积，各公司都采用了开放式位线结构。这种结构之所以能减小面积，是因为其字线与位线相交的部位全都能放置电容。之前之所以没能将开放式位线结构的存储器单元推向实际应用，主要是因为其抗噪性能太差。而面积为8F2的存储单元由于采用的是交叉式位线结构，所以避免了抗噪性差的问题。

　　在DRAM里，从存储单元输出的微电压需要通过读出放大器检出。这时，是以参考位线的电位为基准值。在交叉式位线结构中，要读取的存储单元的旁边就有参考位线。因此，即使要读取的存储单元受到了噪声影响，由于参考电位也会受到同样影响，所以误读的危险性较小。但在开放式位线结构的DRAM里，参考位线离要读取的存储单元较远，所以受到的影响不一样。

　　而现在，开放式位线结构的存储单元之所以能够进入实际应用，是因为DRAM内部电路的抗噪能力较强。而且，由于存储单元面积的缩小，存储单元的寄生电阻也明显降低，电容上部电极导入了金属材料，读取时的阻抗值也有所降低，所以读取电流增加，噪音的影响也相对减小。（未完待续）