权威的存储市场资讯平台English

当今芯片技术发展的历史和现状

来源:中国闪存市场 编辑: 更新:2009/2/20 14:12:31

(一)主要芯片技术

这个部分介绍最常见用于主存储器的内存技术:
以下简介内存芯片技术的演变

推出年份

技术

速度极限

1987

FPM

50ns

1995

EDO

50ns

1997

PC66 SDRAM

66MHz

1998

PC100 SDRAM

100MHz

1999

RDRAM

800MHz

1999/2000

PC133 SRAM

133MHz (VCM option)

2000

DDR SDRAM

266MHz

Fast Page Mode(FPM 快速页面模式)
FPM 曾经一度是计算机中最常见的 DRAM 形式。事实上,由于 FPM 如此常见,它被省略 "FPM" 而直接称为 "DRAM" , FPM 以更快存取位于同一列的数据的速度提供了较早期内存科技更多的优势。

Extended Data Out(EDO 扩展数据输出)
1995 年时, EDO 技术成为另一项内存革新。它与 FPM 技术相当类似,但稍微修改以加速连续内存存取,这项技术使内存控制器能够在下达指令的过程中省略几个步骤以节省时间。 EDO 技术使中央处理器能以比 FPM 技术快 10% 到 15% 的速度存取内存。

Synchronized DRAM(SDRAM 同步动态内存)
1996 年底, SDRAM 开始在系统中出现,不同于早期的技术, SDRAM 是为了与中央处理器的计时同步化所设计,这使得内存控制器能够掌握准备所要求的资料所需的准确时钟周期,因此中央处理器从此不需要延后下一次的数据存取。 SDRAM 芯片同时也应用 Interleaving 与 Bursting 功能以加快记忆读取的速度, SDRAM 有数种不同的速度以便与所使用的系统时钟同步化,举例而言, PC66 SDRAM 以 66MHz 的速度运作, PC100 SDRAM 以 100MHz 的速度运作, PC133 SDRAM 以 133MHz 的速度运作。以此类推,速度更快的 SDRAM 例如 200MHz 以及 266MHz 。

Double Data Rate Synchronized DRAM(DDR SDRAM 双倍数据速率内存)
DDR SDRAM 是新一代的 SDRAM 技术。它使内存芯片能够在时钟周期的波峰及波谷传送数据,举例而言 , 使用 DDR SDRAM 时,一个 100MHZ 或 133MHz 内存总线 clock rate 能够达到 200MHz 或 266MHz 的实际数据传输速率,使用 DDR SDRAM 的系统预定 2000 年底上市。

Direct Rambus(直接总线式随机存储器)
Direct Rambus 是一项挑战传统主存储器设计的全新 DRAM 结构以及接口标准。与较早的内存技术相比, Direct Rambus 技术的速度惊人,它以高达 800MHz 的速度透过一个称为 "Direct Rambus Channel" 的狭窄 16 位总线传输数据,它的高传输速度是透过一项使内存能够在时钟周期波峰及波谷执行作业的 "double clocked" 功能,同时,每个 RDRAM 模块上的内存设备能够提供高达每秒 1.6GB 的频宽。

除了为主存储器所设计的芯片技术,市面上也有为影片应用所特别设计的内存技术


Video RAM(VRAM 视讯内存)
VRAM 是影像版本的 FPM 技术, VRAM 通常具有两个而非一个接口,使内存能够运用一个频道来重新整理屏幕,而另一个来改变屏幕上的影像。对影片程序来说,它比一般的 DRAM 更有效率,但是由于影片内存芯片的使用量较主存储器芯片少,它的价格一般来说也较昂贵,所以,系统设计师可能会选择在影片系统中使用一般的 DRAM ,乃是依价格或效能表现的要求而决定。

Window RAM(WRAM 窗口内存)
WRAM 是另一种应用在使用大量图像系统中的双接口内存,它与 VRAM 稍微不同的地方在于它较小的指定显示接口以及它支持 EDO 功能。

Synchronous Graphics RAM(SGRAM 同步图形 RAM)
SGRAM 是一个包括图像读写的 SDRAM 特制影片处理之产品。 SGRAM 同时也让数据能够以群组而非单个的方式读取以及修改,这项功能减少内存必须执行的读写动作,使处理过程更有效率,并因此提高图像控制器的效能表现。

Base Rambus 以及 Concurrent Rambus
早在成为主存储器的竞争者之前, Rambus 技术已经被应用在影片内存上。目前的 Rambus 主存储器技术称为 Direct Rambus 。两项较早期的技术分别称为 Base Rambus 以及 Concurrent Rambus 这两种形式的 Rambus ,早在几年前就已被应用在某些工作站的影片程序以及电视游乐器系统,例如任天堂 64 上。

(二)其它的内存技术

Enhanced SDRAM (ESDRAM 增强型同步动态内存 )
为了提高标准内存模块的速度与效率,某些制造厂将一小部份的 SRAM 直接合并于芯片上,制成一个芯片上的快速缓冲储存区 ESDRAM 本身是一个 SDRAM 加上一个小容量的 SRAM 快速缓冲储存区,使运作速度达到 200MHz 。就如同外部 SRAM 快速缓冲储存区,快速缓冲储存 DRAM 的目标在于将最常使用的数据置于 SRAM Cache 以将来回从速度较慢的 DRAM 存取的动作减到最少。在芯片上的快速缓冲储存区的其中一项优点在于它能够给予 SRAM 与 DRAM 间更宽的总线,并实际提高 DRAM 的速度与频宽。

Fast Cycle RAM (FCRAM 快速循环内存 )
FCRAM 是由 Toshiba 与 Fujitsu 为特殊设备系统所共同研究开发的,例如高阶服务器、打印机与电信转接系统。它包括内存数组分割以及内部流水线设计以加速随机存取以及减少电力消耗。

SynLink DRAM (SLDRAM 同步链接动态内存 )
虽然目前已被视为过时, SLDRAM 为一些 DRAM 制造厂在 90 年代末期共同研发以取代 Rambus 技术。

Virtual Channel Memory (VCM 虚拟信道内存 )
1999 年由于 SDRAM 在市场上大为缺货,而由日本 NEC 恩益禧搭配一些主机板厂商及芯片组 (Chipset) 业者,大力推广所谓的 VCM 模块技术,而为消费者广为接受,日本 NEC 更希望一举将 VCM 的规格推向工业级标准 , VCM 技术使不同 " 群 " 的内存能够利用本身的缓冲存储器独立与内存控制器通讯。由此,不同的系统作业便能够分配到自己的 " 虚拟通道 (Virtual Channel)" ,而和一项作业相关的信息便不与其它同时执行之作业共享缓冲存储器空间,使系统效率更高。

Flash Memory ( 闪存 )
闪存是一种固态、不易挥发、可复写的内存,其运作方式就像随机存取内存与硬盘的混合体。就像 DRAM ,闪存将数据位储存在内存单位 (cell) 中,但是跟硬盘一样,当电源关闭后数据仍保留在内存上,由于它的高速持久性以及低电压需求,闪存非常适合在许多设备中使用,例如数字相机、行动电话、打印机、掌上型计算机、呼叫器、以及录音机。

错误检测 (Error Checking)
确保储存数据的完整性是内存设计上很重要的一环,达成这个要求的两项最重要的方式为 Parity 与 error correction code (ECC) 。

在历史上, parity 是最常被使用的数据汇整方法。 Parity 能够侦查,但不能修正到小至一位的错误; Error Correction Code (ECC) 是一种能够侦查并修正单位元错误的更广泛之数据完整性检测。

越来越少个人计算机制造厂在设计中支持数据完整性检测,这是由于下列几个原因,
o 借着除去较一般内存昂贵的 parity 内存,生产商便能降低计算机的价格
o 某些制造厂所生产的内存产品品质的提升以及内存错误频率的降低,修正了这种倾向的不足。
数据完整性检查的种类依照计算机系统的用途而有所不同,如果这部计算机的地位非常重要例如,做为服务器,那么一个支持数据完整性检测的计算机就非常理想。大致上 :
绝大多数被设计为高端服务器的计算机会支持 ECC 内存。
绝大多数低价位的家用或是小型企业用的计算机会支持无 parity 内存


同位 Parity
当 parity 功能在计算机系统中被使用时,每八位的数据便有一个 parity 位与其同时储存在 DRAM 中。两种同位 (parity) 协议 - 奇同位 (Odd Parity) 与偶同位 (Even Parity )- 以类似的方式运作。

下面的表格表示 Odd Parity 与 Even Parity 的运作方式。处理过程相同,但特性相反。
 

 
奇同位 (Odd Parity)
偶同位 (Even Parity)

Step 1

当相对应的数据的字节中含有偶数数量的 1 时 , 同位位为 1( 或是电源打开 )

当相对应的数据的字节中含有奇数数量的 1 时 , 同位位为 1( 或是电源打开 )
 

如果字节中含有奇数数量的 1 时 , 同位位为 0( 或电源关闭 )

如果字节中含有偶数数量的 1 时 , 同位位为 0( 或电源关闭 )
 
Step 2
同位位与对应 8 位数据被写入 DRAM
( 同 Odd Parity)
 
Step 3
数据被送至中央处理器前通过同位电路。
( 同 Odd Parity)
 
如果同位电路检测到奇数数量的 1, 数据被视为有效。同位位被去除 , 后此 8 位数据被送到中央处理器。
如果同位电路检测到偶数数量的 1, 数据被视为有效。
 
如果同位电路检测到偶数数量的 1, 数据被视为无效并产生 parity 错误。
如果同位电路检测到奇数数量的 1, 数据被视为无效。
 

同位也有其限制。举例而言,同位只能侦测错误而不能修正;这是因为同位技术无法判断找出八位中的错误位。

此外,当多个位无效而数据满足所使用的奇同位或偶同位条件,同位电路便无法找出错误。举例而言,当一个有效的 0 变成无效的 1 而有效的 1 变成无效的 0 ,两个错误便相互抵消而同位电路便无法发现错误。所幸,这种情况发生的机会相当微小。


ECC 错误修正码检查
Error Correction Code 是一种主要用在高阶个人计算机以及档案服务器中的数据完整性检测。 ECC 与 Parity 检测的重要不同点在于 ECC 能够侦测并修正单位元错误,使用 ECC 时,单位元错误修正通常在使用者发现错误之前就已经完成。依照使用的内存控制器的不同, ECC 也能够侦测到少见的 2,3,4 位错误,虽然 ECC 能够侦测到这些错误 , ,并不能修正这些错误。但是,有些形式较复杂的 ECC 便能修正多位错误。

利用一种特别的数学规则系统,并与内存控制器结合, ECC 电路在存入内存的数据位中加入 ECC 位,当 CPU 向内存要求数据时 , 内存控制器将 ECC 位译码并判段是否有一个或是多个损坏字节。如果有单位元错误, ECC 电路便修正该位,如果发生多位错误, ECC 电路便回报同位错误。

其它特点
除了规格、内存技术、以及错误侦测方式以外,还有几个了解与选择内存产品时须要了解的重要特点。

速度
内存零件与模块的速度是最佳化内存配置时最重要的条件。事实上,所有的计算机系统指明内存零件的速度,这些指示必须被遵守以确保内存兼容性。这个部分将介绍三种测量内存零件与模块速度的方式,存取时间 , 兆赫 , 与字节 / 秒。

存取时间
在 SDRAM 出现前,内存速度是以存取时间来表示,以奈秒为单位。内存模块的存取时间表示模块送出所要求的数据所需的时间,所以,越小的数字代表越短的存取时间。常见的速度为 80ns 、 70ns 以及 60ns ,很多时候,模块的速度能够从模块的型号辨认,以 " -6" 结尾代表 60ns, 以 " -7" 代表 70ns ,以此类推。

绝大多数时候,您能够在计算机系统上使用与标示系统指定速度相同或更快的内存零件,举例而言,如果系统要求 70ns 内存,使用 70ns 及 60ns 内存通常不会有问题。但是有些较老的系统在系统启动时会检查内存 ID 的标示速度 , 并且只会在认可指定速度后启动,举例而言 , 如果系统指定速度为 80ns, 不同的速度便不会被接受 , 即使它比较快。许多这样的情况下 , 这种系统所使用的模块仍然能够装配速度较高的芯片 , 但是模块的 ID 会被设定在比较慢的速度以确保系统的兼容性 这就是模块上标示的速度有时与实际速度不同的原因。
如同前面所说的 , 处理器的速度与内存的速度通常不是一样的,内存的速度受到内存总线速度的限制 , 处理过程中速度最慢的一环。

每秒的字节数 (Bytes per Second)
一开始将百万赫兹数转换为字节数 / 秒可能会令人感到困惑,转换过程中最重要的两项数据是速度 (MHz) 以及总线宽度 ( 位 ) 。

总线宽度:如果您有一个 8 位总线,那么 8 位,或一个字节的数据可以一次透过总线传输,如果您有一个 64 位总线,那么 64 位或 8 字节的数据可以一次透过总线传输。

总线速度:如果内存总线速度是 100MHz ,这代表每秒一亿时钟周期,一般来说,每个时钟周期能够传输一个 Pack 的信息,如果这个 100MHz 总线的宽度是 1 字节,那么数据便能以每秒 100MB 的速度传输;在 100MHz 的 64- 位宽的总线上,数据以每秒 800MB 的速度传输。

Rambus 模块速度有时以 MHz 表示,有时以 MB/ 秒表示。有一型 Rambus 模块以 400MHz 的速度运作,但由于 Rambus 可以在一个时钟周期中传输两组,而非一组数据,模块速度便是 800MHz 有时称为 PC800 由于 Rambus 总线宽度为 16 位,或 2 字节宽,数据以每秒 1600MB, 或 1.6GB 的速度传输用相同的方法运算 ,PC600 Rambus 模块以每秒 1.2GB 的速度传输数据。

Registers 与 Buffers
Registers 以及 Buffers 以 " 重新驱动 (re-driving)" 忆体芯片中控制信号的方式改善内存运作,它们能够被装置在内存模块外或是安装在内存模块上。将 Registers 与 Buffers 放置在内存模块上能使系统容纳更多内存模块。这类模块通常在服务器或是高阶工作站计算机中发现。在升级时必须注意的是 , 无 buffers 及有 buffers ( 或 Registers) 的内存模块不能够混用。

Buffering (EDO 以及 FPM) :在 EDO 以及 FPM 模块中,重新驱动信号的过程称为 Buffering 使用 Buffering 并不会降低效能表现。 Registering (SDRAM) :在 SDRAM 中,信号驱动的过程称为 Registering. Registering 与 Buffering 相似 , 除了在 Registering 程序中 , 数据进出 Register 都由系统时钟计时,具有 Register 功能的模块较没有 Register 功能的模块稍慢,由于 Register 程序需要一个时钟周期来完成。

有 Buffer 及无 Buffer 模块的比较 它们各有不同的 Keys 数目以确保两者不被混用。

Multiple-Banked 模块
Multiple-Banked 模块给与芯片使用更多弹性空间。 Multiple Banking 使内存设计师能够将模块分成数个部分,于是在计算机系统中能等同多于一个模块。这样的设计等同于计算机中的多组内存插槽:系统一次从一组内存中存取,不管记忆库中有多少内存插槽。

有些人将 " 双面 (double-sided)" 与 "dual-banked" 两个名词混淆,以下解释: " 双面 (double-sided)" 指的是芯片实际上被安装在模块的正反两面上,而 "Dual-banked" 是指模组是透过电学方式分为两个部分。

锡 vs. 金
内存模块的连接点是用锡制或金制。金的传导较锡良好,但是由于锡的价值较金便宜很多,在 90 年代初期,计算机制造厂开始在系统主机板插槽中使用锡制连接点以降低成本。如果在购买内存时能够选择,意即同时有配备金质连接点与锡制连接点的模块能够选择,最好能够搭配模块插槽所使用的金属选择。使用同样的金属能够避免腐蚀。

更新速度
更新速度是指将内存芯片中的内存单位重新充电的程序。计算机内存的内部被规划成行列式的内存数组,就像棋盘上的格子,而每纵列再以芯片上的 I/O 宽度加以分割,整个行列组织称为 DRAM 数组。 DRAM 被称为 " 动态 " 随机存取内存,由于它每秒必需被更新,或重新充电数千次以储存数据,由于内存单位被规划在储存电能微小的电容四周,它们必须被更新。这些电容以类似微小电池的方式运作,在不充电的状况下即失去除储存的电能,同时从内存数组中读取数据的过程消耗储存的电能,所以读取数据前内存单位必须重新充电。

内存单位以每次一行的方式更新 ( 通常每更新周期一行 ) , " 更新速度 " 并不是指更新内存所需的时间,而是指更新整个内存数组所需更新的行数。举例而言, 2K 的更新速度指更新整个数组时需要更新 2048 行,同样的, 4K 更新速度指需要更新 4096 行。

一般来说,系统中的内存控制器起始更新作业。但是有些芯片能够自行更新,这代表这些 DRAM 芯片永有自己的更新电路而不需中央处理器以或外部内存控制器干涉,自行更新芯片能够大幅减少电力消耗 , 并且常用于携带式计算机。

CAS Latency
CAS latency 是指对 DRAM 芯片上某一行下达要求所需要的时间, Latency 是计算延迟的单位,所以 "CL 2" CAS latency 系数指延迟两个时钟周期,而 "CL 3" latency 系数指延迟三个时钟周期。 SDRAM 刚推出时,制造 CAS latency 系数低于 CL2 的芯片很困难。虽然有些指示要求 CL2 ,但许多模块在 CAS latency 系数为 CL3 时仍可正常运作。

散热器及散热片

随着内存零件的速度提高,芯片密度随之提高,而更多电路也被压缩规划入更小的电路板上,多余热能的分散成为更重要的问题。近年来新的处理器已经加入风扇设计,新的内存模块设计使用散热器以及散热片来维持安全运作温度。

Serial Presence Detect (SPD) 与 Parallel Presence Detect (PPD)
计算机系统开机时必需检查内存模块的配置以确保正常运作, Parallel Presence Detect 是使用数个电阻传导所需数据的传统方式, PPD 是 SIMM 模块以及某些 DIMM 模块所使用的识别方式 Serial Presence Detect 使用 EEPROM(Electrically Erasable Programmable Read-Only Memory) 储存模块的相关信息。

EPROM 是一种能够记录内存模块不同相关信息的芯片,这些信息包括模块容量、速度、内存种类、甚至制造厂名字。开机时,中央处理器使用这些信息来了解系统中所使用的内存种类并依此调整设定。 EEPROM(Electrically Erasable Programmable Read-Only Memory) 芯片 ( 有时称为 E2PROM) 与 EPROM 的不同处在于它被修改时不需要从计算机中取出,但是它必需全部同时,而不能选择性的,清除或重设,同时它也有一定的寿命,就是它只能够被重设一定次数。

Clock Line 数目 (2-Clock vs. 4-Clock)
SDRAM 内存芯片需要连接内存模块与系统时钟的 Clock lines "2-Clock" 代表有两条 clock line 与模块相连,而 "4-Clock" 代表有四条 clock line 与模块相连。最早的 Intel 设计为 2-Clock ,由于内存模块上只有八个芯片,后来, 4-Clock 设计的发展减少了每条 clock line 所连接的芯片,藉此减低每条 clock line 的负载并加快数据通讯。

电压
随着 DRAM 芯片间距离减少以及散热重要性增加,内存模块上的电压持续降低。从前大多数的计算机系统以五伏特的标准电压运作。小型笔记型计算机首先使用 3.3 伏特芯片,这不只是因为温度问题,由于低电压芯片使用较少电力,于是能够延长电池寿命。目前大多数桌上型计算机也使用标准 3.3 伏特内存,但是随着产品尺寸继续缩小以及零件越来越接近, 3.3 伏特内存正快速的被 2.5 伏特芯片所取代。

合成 vs. 非合成 (Composite vs. Non-Composite)
合成与非合成最早被苹果计算机使用在分辨容量相同但是使用不同数目芯片的模块。当业界正处于一个芯片密度生产过度期时,一般来说会有一段时间能够生产,例如,具有 8 个新容量芯片或是 32 个旧容量芯片的模块。苹果计算机将使用最新技术以及较少芯片的模块称为 " 非合成 " , 而使用较早期的技术与较多芯片的模块称为 " 合成 " 。由于一个模块上安装 32 个芯片可能产生过热以及空间问题,苹果计算机通常建议客户使用非合成模块。

 

推荐:电脑用的少,手机扫一扫,资讯快一步!

扫码关注我们

本文标签:

股市快讯 03-25 00:09

Flash供应商
SamsungKRW46550.00+1.53%
TOSHIBAJPY3600.00-0.14%
HynixKRW76100.00+0.26%
MicronUSD41.62-5.39%
IntelUSD53.26-2.53%
WDCUSD48.39-6.55%
UNISCNY43.92-1.28%
NanyaTWD63.10+0.48%
主控供应商
PhisonTWD278.50+4.11%
SMIUSD38.51-5.17%
MarvellUSD19.71-5.19%
ASolidTWD43.50-0.34%
RealtekTWD180.00+1.12%
GokeCNY48.87+2.05%
品牌/销售
SeagateUSD46.93-4.19%
InnodiskTWD122.00+0.83%
TranscendTWD69.50+0.58%
A-DATATWD40.15+0.50%
SiSTWD8.30-1.07%
封装厂商
OSETWD14.50-1.36%
PTITWD73.10+1.11%
JCETCNY14.79+2.35%
ASETWD65.90+3.45%